intel
Deoptymizacja programu dla rurociągu w procesorach z rodziny Intel Sandybridge
Od tygodnia męczę się nad tym zadaniem i mam nadzieję, że ktoś poprowadzi mnie na właściwą drogę. Zacznę od instrukcji instru ... i uczyli się więcej.
Należy pamiętać, że jest to pytanie o architekturę komputera, a nie o to, jak zwolnić C++ w Generale.
Uruchamianie nowego emulatora Intela dla Androida
Ostatnio Google i Intel opublikowały nowy sposób uruchamiania emulatora, który powinien działać znacznie lepiej niż poprzedni ... y okazji, mam procesor Intela, jeśli to może być problem.
Edytuj:
Oto co widzę w BIOSie, więc powinno być dostępne... :
Jak używać gcc do generowania kodu asemblera w składni Intela?
Opcja gcc -S wygeneruje kod asemblera w składni AT & T, czy istnieje sposób na wygenerowanie plików w składni Intela? A może istnieje sposób na konwersję między nimi?
FLOPS na cykl dla sandy-bridge i haswell SSE2 / AVX/AVX2
Jestem zdezorientowany, ile flopów na cykl na rdzeń można zrobić z Sandy-Bridge i Haswell.
Jak rozumiem to z SSE powinno być ... inkowej (DP), więc osiągają 4 DP FLOPs / cykl dla SSE i 8 DP FLOPs / cykl dla AVX. Ciekawie byłoby przerobić te testy na SP.
Gdzie jest udokumentowana pamięć podręczna L1 procesorów Intel x86?
Staram się profilować i optymalizować algorytmy i chciałbym zrozumieć specyficzny wpływ pamięci podręcznych na różne procesor ... . Moja obecna teoria robocza jest taka, że szczegóły buforowania L1 są teraz traktowane jako tajemnice handlowe przez Intel.
Co to jest Intel microcode?
Z tego co czytałem służy do naprawiania błędów w procesorze bez modyfikowania BIOSu.
Z mojej podstawowej wiedzy o montażu wie ...
Edytuj:
Czytałam artykuł w Wikipedii: nie wymyśliłem jak mogę napisać coś na własną rękę i jakie by to miało zastosowanie.
Czy istnieje podpowiedź dla kompilatora GCC, aby wymusić przewidywanie gałęzi, aby zawsze szło w określony sposób?
Dla architektur Intela, czy istnieje sposób, aby polecić kompilatorowi GCC generowanie kodu, który zawsze wymusza przewidywan ... oże tylko podać podpowiedź, gdy procesor pierwszy raz napotka instrukcję, wszystkie kolejne odgałęzienia, działają normalnie?
Dlaczego Intel ukrywa wewnętrzny Rdzeń RISC w swoich procesorach?
Począwszy od Pentium Pro (mikroarchitektura P6), Intel przeprojektował swoje mikroprocesory i użył wewnętrznego rdzenia RISC ... prawda?).
Patrząc na nową serię Intel 'Core i' widzę, że tylko rozszerzają zestaw instrukcji CISC dodając AVX, SSE4 i inne.
Wydajność pętli kodu C
Mam jądro multiply-add wewnątrz mojej aplikacji i chcę zwiększyć jego wydajność.
Używam Intel Core i7 - 960 (zegar 3,2 GHz) ...
addss %xmm0, %xmm5
addss %xmm1, %xmm6
addss %xmm2, %xmm7
addss %xmm4, %xmm8
jl 0x401b52 <Block 21>
...
Błąd instalacji Intel HAXM - ten komputer nie obsługuje technologii wirtualizacji Intel (VT-x)
Mam problem z instalacją HAXM. Chodzi o to. Mam ten błąd za każdym razem próbowałem zainstalować HAXM dla mojego komputera:
... a tym, że mój komputer obsługuje technologię wirtualizacji (patrz rysunek poniżej). Jakiś pomysł, jak rozwiązać ten problem?
Jak wygenerować kod asemblera za pomocą clang w składni Intela?
Tak jak to pytanie pokazuje, że z g++ mogę zrobić g++ -S -masm=intel test.cpp.
Również z clang, mogę zrobić clang++ -S test ... ie jest wspierany przez clang (warning argument unused during compilation: -masm=intel). Jak uzyskać składnię Intela z clang?
Tryby mikro fuzji i adresowania
Znalazłem coś nieoczekiwanego (dla mnie) za pomocą Intel® Architecture Code Analyzer (IACA).
Poniższą instrukcję wykorzystuj ... aniem adresacji [base+index]. Patrz na przykład sekcja 12.2 "ten sam przykład na Core2". Więc jaka jest prawidłowa odpowiedź?
Jak kontrolować, na którym rdzeniu działa proces?
Mogę zrozumieć, jak można napisać program, który używa wielu procesów lub wątków: fork () nowy proces i używać IPC, lub utwor ... m szeregowania, ale więcej " po wybraniu rdzenia, jakie instrukcje muszą być wykonane, aby rdzeń zaczął pobierać instrukcje?"
Czy używanie double jest szybsze niż float?
Podwójne wartości przechowują większą precyzję i są dwukrotnie większe niż float, ale czy procesory Intela są zoptymalizowane ... cje są tak samo szybkie czy szybsze niż operacje float dla+, -, * i/?
Czy odpowiedź zmienia się dla architektur 64-bitowych?
Rozwijanie pętli w celu osiągnięcia maksymalnej przepustowości dzięki Ivy Bridge i Haswell
Obliczam osiem produktów dot na raz z AVX. W moim obecnym kodzie robię coś takiego (przed rozwinięciem):
Ivy-Bridge / Sand ... &c[5*vec_size], tmp5);
_mm256_storeu_ps(&c[6*vec_size], tmp6);
_mm256_storeu_ps(&c[7*vec_size], tmp7);
}
Jak utworzyć wywołanie zwrotne dla "monitora podłączonego" na grafice intel?
Mam eeepc z Grafiką Intela. Chciałbym podłączyć skrypt do zdarzenia monitora podłączonego przez VGA. Jak to zrobić?
ASM: MASM, NASM, FASM?
Zajmowałem się programowaniem ARM assemblera i chciałbym nauczyć się asemblera Intela. Ciągle słyszę te wszystkie różne F/M/N ... z x86, IA64, AMD64/x86-64 itp.?
Jeśli jest z dowolnego pomocy, mi najbardziej odpowiada Eclipse i Visual Studio 08/10 IDEs.
Do czego służą rejestry CS i IP w zestawie Intel 8086?
Tak więc, jak wynika z pytania, Jaki jest cel rejestrów CS i IP w 8086 Intela
Znalazłem to Wyjaśnienie:
Code segment ( ...
Nie bardzo rozumiem, co to w zasadzie znaczy, więc jeśli ktoś mógłby podać bardziej "żywe" Wyjaśnienie, byłoby świetnie:)
Intel X86 opcode Reference?
Co to jest stosunkowo szybka i łatwa metoda sprawdzania, co oznacza dowolny kod opcode (powiedzmy, 0xC8) w x86?
Podręcznik programisty Intela nie jest zbyt przyjemny do przeszukiwania...
Dlaczego ten kod SSE 6 razy wolniejszy bez VZEROUPPER na Skylake?
Próbowałem rozgryźć problem wydajności w aplikacji i w końcu zawęziłem go do naprawdę dziwnego problemu. Poniższy fragment ko ... ochę mieszać z montażem i instrukcje float są tak samo złe jak podwójne. Nie mogłem też wskazać problemu na jedną instrukcję.
- 1
- 2