verilog
Jakie są najlepsze praktyki dla języków opisu sprzętu (Verilog, VHDL itp.) [zamknięte]
Jakie najlepsze praktyki należy przestrzegać przy implementacji kodu HDL?
Jakie są cechy wspólne i różnice w porównaniu z bardziej powszechnymi dziedzinami rozwoju oprogramowania?
Korzystanie z przewodu lub reg z wejściem lub wyjściem w Verilog
Kiedy deklarujesz coś jako wejście lub wyjście, skąd wiesz, czy musisz również zadeklarować to jako reg lub wire?
Doświadczenia z Test Driven Development (TDD) dla projektowania logicznego (chip) w Verilog lub VHDL
Szukałem w sieci i dyskusje / przykłady wydają się być dla tradycyjnego tworzenia oprogramowania. Ponieważ Verilog i VHDL (u ... ą TDD jest upewnienie się, że test najpierw się nie powiedzie. Przypuszczam, że można to zrobić również za pomocą twierdzeń.
Jak deklarować i używać tablic bajtowych 1D i 2D w Verilog?
Jak deklarować i używać tablic bajtowych 1D i 2D w Verilog?
Np. jak zrobić coś takiego
byte a_2D[3][3];
byte a_1D[3];
// ... ;
}
// using 2D
for (int i=0; i< 3; i++)
{
for (int j=0; j< 3; j++)
{
a_2D[i][j] = (byte)i*j;
}
}
Narzędzie do rysowania diagramów czasowych
Ostatnio pracuję z grupą projektową sprzętu rozwijającą ASIC. I rysuję wiele diagramów czasowych, dla których używam program ... m sprawy stają się coraz trudniejsze.
Co można wykorzystać do rysowania wykresów czasu? Czy jest tam jakieś łatwe narzędzie?
Fora programistyczne związane z VHDL/Verilog? [zamknięte]
Projektowanie sprzętu z VHDL lub Verilog jest bardziej jak programowanie w dzisiejszych czasach. Widzę jednak, że Członkowie ... mowaniu VHDL/Verilog.
Czy jest jakieś forum zajmujące się projektowaniem sprzętu z Verilog/VHDL / SystemVerilog lub SystemC?
Jak interpretować zadania blocking vs non blocking w Verilog?
Jestem trochę zdezorientowany tym, jak interpretuje się zadania blokujące i nieblokujące, jeśli chodzi o rysowanie diagramu s ...
always_ff @(posedge clock)
begin
a = b + c;
b = c + a;
c <= a + b;
end
assign f = c;
endmodule
czy istnieje tutorial verilog, w którym budujesz bardzo prosty mikroprocesor? [zamknięte]
Jestem programistą pragnącym nauczyć się veriloga.
Co byłoby niezwykle schludne byłoby samouczek, w którym konstruuje się ma ... ilog, narzędzia do debugowania, symulatory, samouczki verilog, tanie fpgi i narzędzia programistyczne, płyty do diod LED itp.
Szerokość adresu od głębokości pamięci RAM
Implementuję konfigurowalny DPRAM, w którym parametrem jest głębokość pamięci RAM.
Jak określić szerokość adresu na podstawi ... ress WIDTH)
Tj. szerokość adresu = log (baza 2) głębokość pamięci RAM.
Jak zaimplementować funkcję log (base 2) w Verilog?
Jak utworzyć ciąg znaków z makra przed procesorem
Mam makro preprocesora, które reprezentuje hierarchiczną ścieżkę do mojego projektu.
Przykład:
`define HPATH top.chip.bloc ... am tej samej ścieżki zdefiniowanej dwa razy. Mój test będzie używa zarówno ścieżki hierarchicznej, jak i ścieżki łańcuchowej.